集成電路的計(jì)算能力取決于其所含半導(dǎo)體三極管的數(shù)量?，F(xiàn)在使用的傳統(tǒng)半導(dǎo)體材料是 Si。據(jù)Moore 定律預(yù)測，大約每兩年，集成電路硅芯片上的半導(dǎo)體三極管數(shù)量可增加 1 倍。隨著芯片空間的日益減小，半導(dǎo)體三極管微型化的難度越來越大，微型化的速度越來越慢。

  為了滿足集成電路微型化的強(qiáng)烈需求，國內(nèi)外材料學(xué)家致力于開發(fā)新的半導(dǎo)體材料，大多數(shù)研究工作集中在石墨烯的開發(fā)上，但瑞士聯(lián)邦理工學(xué)院的 Andras Kis 等將精力集中在 MoS2的開發(fā)上。

  Andras Kis 教授團(tuán)隊(duì)發(fā)現(xiàn)，與石墨烯相似，MoS2也可以制備成單層原子結(jié)構(gòu); 單層結(jié)構(gòu) MoS2呈現(xiàn)出與 Si 相同的半導(dǎo)體性質(zhì)，但采用 MoS2制作的芯片厚度比 Si 半導(dǎo)體芯片減小 3 倍以上。據(jù)估計(jì)，與目前的 Si 材料相比，MoS2半導(dǎo)體三極管的儲用功率可降低 10 萬倍，意味著電子器件的電池壽命將大大延長，電池尺寸將大大縮小，從而實(shí)現(xiàn)電子器件的進(jìn)一步微型化。因此，MoS2作為半導(dǎo)體材料將引起電子器件的革命性變化。

  Andras Kis 教授團(tuán)隊(duì)已采用 MoS2制備出一小塊集成電路芯片( 示意圖見圖 2) 。其中，MoS2層的厚度僅為 0.65 nm，約為最薄 Si 層的 1/3。這么薄的半導(dǎo)體層可使半導(dǎo)體三極管彼此疊加起來，進(jìn)一步提高集成電路的排布密度。圖 3 為 MoS2層的顯微結(jié)構(gòu)和在厚度為 270 nm 的 Si 基底上沉積的 MoS2單層實(shí)物照片。

  另外，MoS2半導(dǎo)體還具有一系列其他的優(yōu)點(diǎn)，如可大角度折彎，可大變形量拉拔。這些性能將保證計(jì)算機(jī)等電子器件可制成攜帶方便的筒狀，也可粘附在其他工件的表面。如同石墨烯的制備相似，MoS2層可采用微機(jī)械剝離法( micromechanical cleavage，即通過機(jī)械力從新鮮 MoS2晶體的表面剝離出 MoS2片層) 制得結(jié)晶性良好且非常穩(wěn)定的單層 MoS2片。